This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PAT-NO:

JP362093978A

DOCUMENT-IDENTIFIER:

JP 62093978 A

TITLE:

MANUFACTURE OF THIN FILM TRANSISTOR

PUBN-DATE:

April 30, 1987

INVENTOR-INFORMATION: NAME ORITSUKI, RYOJI KIN, KIICHI KANEKO, YOSHIYUKI TSUTSUI, KEN

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

N/A

HITACHI DEVICE ENG CO LTD

N/A

APPL-NO:

JP60233291

APPL-DATE: October 21, 1985

INT-CL (IPC): H01L029/78, H01L027/12 , G02F001/133 , G09F009/35

US-CL-CURRENT: 257/E29.273, 438/158

ABSTRACT:

PURPOSE: To avoid deterioration of OFF characteristics and protect a gate electrode securely from breakdown caused by electric field by a method wherein an amorphous Si film extended outside the area of a gate electrode is made to have lower resistance to prevent photocurrent from flowing between a source electrode and a drain electrode.

CONSTITUTION: An amorphous Si film 4 formed on a gate insulating film 3 is divided into an amorphous Si channel region 4a as an active layer and extended parts as amorphous Si island parts 4b by a source electrode 6 and a drain electrode 7. At the same time, even if peripheral light is applied to the amorphous Si island part 4b, photocurrent induced in the amorphous Si island part 4b does not flow into the channel region 4a. Therefore, even if the peripheral light is applied to the amorphous Si island parts 4b which have larger area then the gate electrode 2, photocurrent induced in the amorphous Si island parts 4b does not flow into the channel region 4a. Therefore, OFF characteristics is not deteriorated by the light application.

COPYRIGHT: (C) 1987, JPO&Japio

⑲ 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62 - 93978

⑤Int.Cl.⁴	識別記号	·	④公開	昭和62年(198	37)4月30日
	9/78 7/12	8422-5F 7514-5F			
	1/133 3 2 7 9/35 3 0 1	8205-2H 6731-5C	審査請求 未請求	発明の数 2	(全5頁)

回発明の名称 薄膜トランジスタおよびその製造方法

②特 願 昭60-233291

②出 願 昭60(1985)10月21日

茂原市早野3300番地 株式会社日立製作所茂原工場内 ⑫発 明 者 折 付 良 明者 基 茂原市早野3681番地 日立デバイスエンジニアリング株式 72発 金 会社内 子 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 72発 明 者 金 好 之 央研究所内 # 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 73発 明 老 簡 謙 央研究所内 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地 ①出 願 人 创出 願 日立デバイスエンジニ 茂原市早野3681番地 アリング株式会社

外1名

明 細 傷

弁理士 小川 勝男

特許請求の範囲

四代 理 人

1. 絶縁基板上にゲート電極、ゲート絶縁膜およびアモルフアスシリコン膜を順次積層形成し、酸アモルフアスシリコン膜上にソース電極およびドレイン電極を設けてなる薄膜トランジスタにおいて、前記アモルフアスシリコン膜のゲート電極の寸法よりはみ出した部分を低抵抗化させたことを特徴とする薄膜トランジスタ。

- 2 前記アモルフアスシリコン膜のゲート電極よりのはみ出し部分を、ソース電極、ドレイン電板 材料との合金膜としたことを特徴とする特許請求の範囲第1項記載の薄膜トランジスタ。
- 3. 前記アモルフアスシリコン膜のゲート電極よりのはみ出し部分を、アモルフアスシリコン膜のチャンネル領域から分離しかつソース電極,ドレイン電極で包囲したことを特徴とする特許請求の範囲第1項配載の漆膜トランジスタ。

4. 絶録 基板上にゲート電極、ゲート絶録膜かよびアモルファスシリコン膜を順次形成し、該アモルファスシリコン膜上にソース電気およびドレイン電極を設けてなる薄膜トランジスタにかいて、前記アモルファスシリコン膜上にソース電極およびドレイン電極を形成した後に加熱し、該アモルファスシリコン膜のゲート電極の寸法よりはみ出した部分に電極材料の拡散層を形成することを特徴とした薄膜トランジスタの製造方法。

発明の詳細な説明

[発明の利用分野]

本発明は、例えばフラットデイスプレイにおいて各画素を構成する表示駆動用電概と同一絶線基板上に集積されてスイッチング業子として用いられる薄膜トランジスタおよびその製造方法に関するものである。

[発明の背景]

フラットデイスブレイをアクティブマトリック ス方式で駆動する方法は、従来より知られており、 けい光表示質や液晶ディスプレイを利用した携帯 用テレビ等が提案されている(日経エレクトロニ クス1984年9月10日号第211頁)。

しかしながら、これらの容示装置が未だ十分に 実用化されるに至つていないのは、高密度の徴細 パターンを形成する際の歩留りに問題があること の他、微細化したときのスイッチング用トランジ スタの特性に問題があることによる。すなわち、 スイッチング用トランジスタは周囲光によつてオ フ電流が増大し、オンオフ特性が劣化するという 問題がある。

このような問題を改善するものとしては、第45回応用物理学会予稿集P343.14を-Q-7に開示されているように光入射を防止する遮光膜を設けたアモルフアスシリコン薄膜トランシスタが提案されている。

第4図および第5図はこの種の薄膜トランジス タを示す断面図である。同図において、1は透光 性ガラス板からなる絶縁基板、2はCr,ITO 等 からなるゲート電極、3はSiOr,SiNx 等から なるゲート絶縁膜、4はアモルフアスシリコン(

よりもはみ出した。-S! 膜4に光が入射し、オフ 抵抗が十分に大きくならないという問題があつた。 したがつて、a-Si 膜4はゲート電極2の幅寸法 よりも小さくする必要があるが、第5 図に示すよ うにソース電極6,ドレイン電極7とゲート電極 2とをゲート絶縁膜3で絶縁する部分が生じる。 この結果、ゲート電極2のエッジ部分でゲート絶 緑膜3の電界による破壊が生じ易くなり、歩留り を低下させるととになる。

〔発明の目的〕

本発明の目的は、周囲光の入射によつて生じる オフ特性の劣化を防止することができる a-Si 膜トランジスタを提供することにある。

本発明の他の目的は、ゲート電極のエッジでゲート絶縁膜の電界による破壊を防止することができる a-Si pi膜トランジスタを提供することにある。

本発明のさらに他の目的は、オフ特性の劣化およびゲート絶縁膜の破壊を防止できるa-Si薄膜トランジスタを高歩留りで得ることができるa-

以下a-Siと称する)などからなるa-Si版、5はコンタクト領域、6,7はCr,ITO等からなるソース電極およびドレイン電極、8は SiO_2 , SiN_x 等からなるパッシベーション膜、9は遮光膜である。

このように构成される複膜トランジスタは、ゲート電極2とソース電極6との間に加える電界の大きさを変化させることによつてソース電極6と だいているできる。 すなわち、 スイッチ機能をもたせることができる。 すなわち、 スイッチ機能をもたせることができる。 つまり、 アクテイブマトリックスディスプレイにかいては、 各画素に付散されたアッチオンのとき面盤に画像情報を誤き込み、 スイッチオンのときその情報を保持させるようにしたものである。

しかしながら、このような構成によると、 a - S; 版 4 への光入射をゲート電極 2 と遮光膜 9 とで防止したとしてもゲート電極 2 よりも a - S ! 膜 4 の幅寸法が大であれば、ゲート電極 2 の幅寸法

S₁ 海膜トランジスタの製造方法を提供すること にある。

〔発明の概要〕

本発明の一実施例によれば、 a-Si 膜をゲート 電極の寸法よりも大とし、ゲート電極の寸法より もはみ出した a-Si 膜のみを低抵抗化させ、ソース電極とドレイン電極との間に光電流を流さない 構成とすることにより、オフ特性の劣化を防止させかつゲート絶機膜の電界による破壊を確実に防止した薄膜トランジスタが提供される。

本発明の他の実施例によれば、a-Si膜上に形成したソース、ドレイン電極を加熱させることにより、ゲート電極の寸法よりもはみ出したa-Si膜のみに電極材料が拡散されて低抵抗化され、a-Si 存膜トランシスタが高歩留りで得られる降膜トランシスタの製造方法が提供される。

[発明の実施例]

次に図面を用いて本発明の実施例を詳細に説明 する。

第1図は本発明による薄膜トランジスタおよび

その製造方法の一実施例を説明するための断面図 であり、前述の図と同一部分には同一符号を付し てある。同図において、絶縁落板1上にCr,AL あるいはTa等の金属をスパッタリングし、通常 のフォトリソグラフイ技術で加工してゲート電極 2を形成する。次にゲート電極2が形成された絶 緑菇板1上に、 a-SIN, SIOz あるいは A42 Os 等の金属および a-Siを同一真空雰囲気中でブラ メマ CVD法によりゲート絶縁膜3 および a-SI膜 4 を順次連続形成し、との a-SI膜 4 をフォトリ ソグラフィ技術によりパターニングを行まつてゲ - ト絶椂膜3上にa-SIからなるチャンネル領域 4a. アイランド部 4b およびこれらの上面にn+ - a S i 膜 4 c を形成する。次に a - S i 膜 4 が形 成 されたゲート絶縁膜3上にMg,A4あるいはAu (As)等の金属をスパッタリングし、フォトリソ グラフィ技術で加工してソース電極 6 およびドレ イン電極でをそれぞれ形成する。この場合、これ らのソース電極6およびドレイン電極7はaーSi アイランド部 4 b の周囲を完全に囲んだ構造で形

形成しているが、との n+-aSi 膜 4cがなくても 本奥施例の効果が失なわれることはない。

また、このような方法によれば、絶縁破壊防止用のa-SiTイランド部4bは、a-Siチャンネル領域4aの形成およびソース電極6,ドレイン電極7の形成と同一工程内でそれぞれ分離して同時に形成できるので、工程数を増加させることなく容易に形成され、歩留りを向上させることができる。

第2図は本発明の他の契施例を説明するための断面図であり、前述の図と同一部分は同一符号を付してある。同図において、第1図と異なる点は、a-Si膜4をa-Siチャンネル領域4aとa-Si
アイランド部4bとに分離することなく、a-Si
膜4上にソース電極6およびドレイン電極7をパターン形成した後、これらの電極6,7に被覆されたa-Si膜のみに電極材料を熱拡散させて拡散膜4dを形成する。この場合、拡散温度はa-Si
膜4の耐熱温度(約300°C 程度)以下である。

このような構成によれば、a-SI膜4のチャン

成される。次にこれらのソース電低 6 およびドレイン電極 7 上に SIO: あるいは SiNx 等のパッシベーション膜 8 を形成した後、このパッシベーション膜 8 上に Cr, A 4 あるいは Ta等の金額をスパッタリングし、フォトリングラフイ技術で加工し、遮光膜 8 を形成して完成する。

とのような构成によれば、ゲート絶縁膜3上に形成されるa-Si膜4が活性層としてa-Siチャンネル領域4aをよびそのはみ出し部分がa-Si Tイランド部4bとしてソース電部6とドレイン電振7とにより分離されるとともに、a-SiTイランド部4b内での電界勾配が零となる。したがつて、ゲート電低2よりも寸法が大きいa-SiTイランド部4bに周囲光が照射されてもa-SiTイランド部4bに周囲光が照射されてもa-SiTイランド部4bに周囲光が照射されてもa-SiTイランド部4bに別囲光が照射されてもa-SiTイランド部4bに別囲光が照射されてもなって、サイランド部4bに別囲光が照射されてもなって、サイランド部4bに別囲光が照射されてもない。すなわち、オフ特性が光照射によって劣化することがなくなる。なお、コンタクト改善のためにa+-aSi 膜4cをソース電低6,ドレイン電低7との間に

ネル領域 4 a は a - S 1 の高抵抗値が保持され、ゲート電価 2 からはみ出した部分に拡散膜 4 d を形成したことにより、この部分が低抵抗化されるので、電界勾配が低減し、光電流がチャンネル部 4 a に流れ込むのを防止することができる。具体的には、チャンネル領域 4 a のギャップ幅を約 10 μm, ゲート電価 2 からはみ出した a - S 1 膜の幅を約 5 μm, a - S 1 膜 4 の膜厚を 0.2~0.5 μmとするとき、a - S 1 膜 4 の膜厚がギャップ幅よりも十分に小さいので、十分な余裕をもつてギャップ幅からはみ出した a - S i 膜のみを選択的に低抵抗化することができる。

第3別は本発明のさらに他の実施例を説明するための断面図であり、前述の図と同一部分は同一符号を付してある。同図において、第1図と異なる点は、ゲート電価2上にゲート絶縁膜3,aSi膜4がよびナイトライド膜を連続形成した後、
このナイトライド膜のみをパターンニングして a
-SIチャンネル領域4×上にパンシベーション膜8を形成し、引き続き a-SI膜4をパターンニン

グしてゲート電極2の幅から約5μm はみ出した a-SIアイランド部4bを形成する。しかる後、 A 4 を蒸着してソース電極6,ドレイン電極7 お よび遮光膜9を形成し、加熱処理を行なつてアイ ランド部4bを A 4- Si合金化させて低抵抗化さ せる。最後にこれらソース電極6,ドレイン電極 7 および遮光膜9上にナイトライドを被着してパ ツンペーション膜10を形成し、完成させる。

このような構成によれば、a-SI膜4のチャンネル領域4aはa-Siの高抵抗値が保持され、ゲート関極2からはみ出したアイランド部4bがA4-Si合金化され低抵抗化されるので、電界勾配が低速し、光電流がチャンネル領域4aに流れるのを防止することができる。

また、このような方法によれば、ゲート電極 2 上にゲート絶録膜 3 , a-Si膜 4 およびパッシベーション膜 8 としてのナイトライド膜を同一真空 雰囲気中で一活して形成できるので、上下界面清 浄度の高い a-Si膜 4 が得られ、均一かつ良好なトランジスタ特性を有する a-Si 糠膝トランジス

するための断面図、第4図および第5図は従来の 薄膜トランジスタを示す断面図である。

1・・・・絶縁基板、2・・・・ゲート電板、
3・・・ゲート絶縁膜、4・・・・a-Si膜、
4a・・・・a-Siチャンネル領域、4b・・・
・a-Siアイランド部、4c・・・・n⁺-aSi膜、
4d・・・拡散膜、5・・・・コンタクト領域、
6・・・ソース電極、7・・・・ドレイン電極、
8・・・・パッシベーション膜、9・・・・遮光
膜、10・・・・パッシベーション膜。

代理人 弁理士 小 川 勝 男

タが容易に得られる。

〔発明の効果〕


以上説明したよりに本発明による薄膜トランジスタは、ゲート電極の寸法よりもはみ出した。一SI膜のみを低抵抗化させたことにより、ソース電極とドレイン電極との間に光電流が流れ込むことがなくなるので、オフ特性の劣化を防止できるとともに、ゲート絶線膜の電界による破壊が防止でき、品質、信頼性の高い薄膜トランジスタが得られるという極めて優れた効果を有する。

また、本発明による薄膜トランジスタの製造方法によれば、ゲート電極の寸法よりもはみ出した a-Si膜のみをソース、ドレイン電極の加熱により容易に低抵抗化できるので、高歩留りで薄膜トランジスタを得ることができるという極めて優れた効果を有する。

図面の簡単な説明

第1図は本発明による薄膜トランジスタおよび その製造方法の一実施例を説明するための断面図、 第2図および第3図は本発明の他の実施例を説明

第 4 図



第 5 図

